|
随着生成式人工智能（AI）与高性能计算（HPC）应用高速发展，现有硬件架构正面临功耗与内存带宽的双重瓶颈。为解决这一行业痛点，晶圆代工大厂力积电依托自身在逻辑芯片与内存晶圆代工领域的深厚技术积累，推出先进的3D WoW（Wafer on Wafer）晶圆堆叠技术，为芯片设计厂商提供全新的硬件升级与技术迭代路径。 随着AI模型持续迭代升级，硬件领域经典的内存墙（Memory Wall）问题愈发凸显，即内存数据读写速度难以匹配逻辑处理器的运算速度，成为制约AI算力释放的核心短板。针对这一技术难题，力积电将在台北国际电脑展（Computex）期间展出3D AI晶圆代工解决方案（3D AI Foundry）。该方案可实现3D AI内存与逻辑处理器芯片的一体化堆叠融合，大幅缩短数据运算过程中的物理传输路径。 据力积电介绍，该项技术具备双重核心优势。一方面，能够彻底改善数据传输瓶颈，显著提升芯片整体运算性能；另一方面，可优化整体设计的热预算，有效改善设备散热表现、降低整体功耗。除核心的3D WoW内存堆叠技术外，整套方案还整合了硅电容、硅中介层等配套封装技术，可满足市场对高内存密度、超高带宽、稳定电气性能的严苛需求。 不同于单一厂商的技术自研模式，力积电主打开放生态合作，通过搭建产业合作体系，加速3D堆叠技术的落地普及与商业化应用。目前，力积电已携手多家半导体产业链企业达成合作，包括爱普科技（AP Memory）、晶豪科技（ESMT）、日本臻鼎（Zentel Japan）、芯集科技（Chip Integration Technology）、力积微电子（Powerchip Microelectronics）等。各合作厂商提供配套IP设计支持，联合落地具备完整功能的3D WoW晶圆堆叠设计方案与一体化产品架构，形成成熟可落地的技术生态。 |
|
