|
JEDEC（固态技术协会）已正式发布HBM4 标准，代号JESD238，这是一项全新存储器规范，旨在因应AI 工作负载、高效能运算（HPC）及先进资料中心日益提升的需求。 HBM4 延续HBM 系列采用垂直堆叠DRAM 晶粒的设计特点，但频宽、能源效率与设计弹性相较前一代HBM3 有显著升级。首先，HBM4 支援最高8 Gb/s 的传输速度，搭配2048 位元界面，总频宽可达2 TB/s；每个堆叠中的独立通道数从HBM3 的16 条倍增至HBM4 的32 条。 电源效率方面，JESD270-4 支援供应商专用的VDDQ（0.7V、0.75V、0.8V 或0.9V）与VDDC（1.0V 或1.05V），有助于在不同系统需求下降低耗电量、提升能源效率。 HBM4 同时维持对现有HBM3 控制器的相容性，让单一控制器可同时支援HBM3 与HBM4，简化导入流程，提升系统设计的弹性。此外，HBM4 导入“定向刷新管理”（DRFM）机制，加强对Rowhammer 攻击问题的防护，并提升可靠性、可用性与可维修性（RAS）功能。 容量部分，HBM4 支援从4 层、8层、12 层和16 层的DRAM 堆叠配置，搭配24Gb 或32Gb 的DRAM，每个堆叠的容量最高可达64GB。 值得注意的是，HBM4 架构上的一项显著改变，是将指令汇流排（command bus）与资料汇流排（data bus）分离，以提升并行度并降低延迟。此设计目的是在多通道操作环境中提升效能，这类情境在AI 与高效能运算（HPC）应用**别常见。此外，HBM4 也导入全新的实体界面与讯号完整性改进，以支援更快的资料传输速率与更高的通道效率。 三星、美光、SK 海力士预期在不久的将来会展示支援HBM4 的相关产品，三星计划在2025 年启动量产，满足来自AI 芯片商与超大规模资料中心（hyperscalers）的需求。随着AI 模型与HPC 应用对运算资源的需求日益提高，存储系统需要提供更大的频宽与更高的容量，而HBM4 标准为新一代存储技术提供明确的规格基础，有助于应对未来在资料吞吐与处理效能上的挑战。 |
