|
DRAM产业将于2030年前将制程压缩至10nm以下，现有设计方案更难扩展。厂商正在开发3D DRAM多种创新型设计，以提高存储性能。 三星展示两项3D DRAM技术，包括垂直通道电晶体（Vertical Channel Transistor）和堆叠DRAM（Stacked DRAM）。相较传统电晶体结构，垂直通道电晶体将通道从水准变为垂直，大幅减少元件面积，但提升刻蚀精确度要求。 相较2D DRAM 结构，堆叠DRAM可充分利用Z轴向空间，较小面积容纳更多存储单元，单芯片容纳提升至100G 以上。 3D DRAM市场发展，有望在2028年达千亿美元规模。为了与其他存储制造商竞争，三星年初在美国硅谷设立新3D DRAM研发实验室，以开发先进存储。 |
