SuperIC社区_

标题: MCU线路设计注意事项 [打印本页]

作者: ra1234 时间: 2017-2-2 23:26
标题: MCU线路设计注意事项

在MCU电路设计时，为了避免被干扰导致MCU的动作失常，通常MCU会放置在不容易被干扰的地方如：
a，远离大Power或PWM切换的地方；
b，放在次级侧电源较干净及不容易被干扰的地方；
c，将MCU的供电电源设计为较干净且不容易被干扰；

(, 下载次数: 0)
(, 下载次数: 0)

作者: ra1234 时间: 2017-2-2 23:33
本帖最后由 ra1234 于 2017-2-2 23:35 编辑

【补充】：

1、每组 VDD、VSS 管脚间并一个 100nF 电容，距离管脚越近越好；VDD3 需要加并一个 4.7μF 电容。

2、VDDA、VSSA 之间并一个 10nF 电容加 1μF 电容；VREF±间使用同样方式。

3、在上电和正常操作期间，VDD和VDDA之间最多允许有300mV的差别(3.3V出两路，一路供 VDD，另外一路过基准供 VDDA，只要电压差小于 300mV 就可以)；VREF+ 最小值 2.4V，最大值 VDDA
4、关于复位：当VDD/VDDA低于指定的限位电压VPOR/VPDR时，系统保持为复位状态，无需外部复位电路。NRST 脚内部弱上拉(30~50kΩ)，和 VDD(不是VDDA) 相连。建议的引脚保护：使用 1μF 电容和地相连。

5、RTC 晶振选择：负载电容是 6p 的晶振！价格要贵些，没办法，只能用这个，否则不是不起振，就是偏差大，要么稍微有点干扰就停振。STM32 的 RTC 其实很稳定，没有任何问题，但要选对了晶振。串联的电容有公式，负载电容 CL 由下式计算：CL = CL1 x CL2 / (CL1 + CL2) + Cstray，其中 Cstray 是引脚的电容和 PCB 板或 PCB 相关的电容，它的典型值是介于2pF至7pF之间。CL1 和 CL2 一般选两个 10p 的。

6、电池备份区：手册上明确写明：当VDD断电时，可以保存备份寄存器的内容和维持RTC的功能。在VDD上升阶段(tRSTTEMPO)或者探测到PVD之后，VBAT和VDD之间的电源开关仍会保持连接在VBAT。在VDD上升阶段，如果VDD在小于tRSTTEMPO的时间内达到稳定状态(关于tRSTTEMPO可参考数据手册中的相关部分)，且VDD > VBAT + 0.6V时，电流可能通过VDD和VBAT之间的内部二极管注入到VBAT。如果与VBAT连接的电源或者电池不能承受这样的注入电流，强烈建议在外部VBAT和电源之间连接一个低压降二极管。如果在应用中没有外部电池，建议VBAT在外部通过一个100nF的陶瓷电容与VDD相连。

作者: liugewill 时间: 2017-3-17 09:27
好东西，有时间学习一下。

作者: PCB生产 时间: 2017-3-17 17:09
本公司专业生产PCB打样，量产 1-12层，有需要联系 15216129636 杜先生 QQ：83411577

欢迎光临 SuperIC社区_ (/)