SuperIC社区_

标题: 电路设计中如何防止静电放电 [打印本页]

作者: ra1234 时间: 2017-3-8 11:13
标题: 电路设计中如何防止静电放电

对某些人来说ESD是一种挑战，因为需要在处理和组装未受保护的电子元件不能受到任何损坏，这是一种电路设计挑战，因为需要保证系统承受住ESD的冲击，之后仍能正常工作，更好的情况是经过ESD事件后不发生用户可察觉的故障。

(, 下载次数: 4)

欢迎光临 SuperIC社区_ (/)